• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明是在於提供一種半導體裝置的製造方法，其係具有：在半導體基板上形成介電質膜之工程；熱處理前述介電質膜之工程；在前述介電質膜上的一部分形成電極之工程；對未被形成前述電極的前述介電質膜照射離子化後的氣體團簇之工程；及前述照射工程之後，藉由濕蝕刻來除去被照射前述離子化後的氣體團簇的區域的前述介電質膜之工程。
    公开号:TW201322337A
    申请号:TW101136489
    申请日:2012-10-03
    公开日:2013-06-01
    发明作者:Yasushi Akasaka；Koji Akiyama；Hirokazu Higashijima
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    半導體裝置的製造方法
    本發明是有關半導體裝置的製造方法，特別是有關MIS型FET的製造方法。
    以往，使用矽氧化膜作為MIS(Metal-Insulator-Semiconductor)型FET(Field-Effect Transistor)的閘極絕緣膜。
    將矽基板熱氧化而形成的矽氧化膜因為與矽基板的界面的缺陷少，引起偶發性的絕緣破壞的機率也低，所以成為非常品質高的絕緣膜。
    近年來，隨著更進一步半導體裝置的高集成化的要求，使用在LSI的MIS型FET是使其尺寸保持比例關係縮小下使其性能繼續提升。
    目前，最新的Logic LSI等是可使用閘極長40nm以下，作為閘極絕緣膜使用的矽氧化膜的膜厚未滿2nm者。若按照原來的比例縮小的原則，則閘極絕緣膜是使用膜厚1nm程度的矽氧化膜為理想，但物理膜厚為1nm程度的矽氧化膜是直接穿隧所產生的洩漏電流非常大，招致LSI的消費電力的增大。為了予以解決，而使用被稱為high-k膜之介電常數要比矽氧化物更大的金屬氧化物例如HfO2，ZrO2，Al2O3，TiO2等為主成分的膜作為閘極絕緣膜。藉由使用high-k膜，即使為物理膜厚厚的膜，還是可取得與矽氧化物的情況同等的閘極電容，因此可抑制隧道電流的增大，製造消費電力小的LSI。
    以下，根據圖1A~1G來說明第1以往技術之半導體裝置的製造方法。
    最初，如圖1A所示般，在Si基板等的半導體基板11上，利用CVD(Chemical Vapor Deposition)法或ALD(Atomic Layer Deposition)法來形成high-k膜12。在此被形成的high-k膜12是以HfO2(氧化鉿)等為主體的膜為代表。
    其次，如圖1B所示般，在high-k膜12上形成電極膜13。電極膜13是有由單層的多結晶矽所構成的情況，也有在下層層疊TiN等的金屬層，在上層層疊多結晶矽的構造所構成的情況。
    其次，如圖1C所示般，形成硬遮罩層14，且在其上藉由光微影蝕刻法(Photolithography)等來形成阻劑圖案15。之後，以阻劑圖案15作為遮罩，藉由RIE(reactive ion etching)等的異方性蝕刻來除去硬遮罩層14之露出的區域。更以灰化等來除去阻劑圖案15，藉此如圖1D所示般形成硬遮罩14a。
    其次，如圖1E所示般，以硬遮罩14a作為遮罩，對high-k膜12選擇性地蝕刻電極膜13之露出的區域，藉此形成閘極電極13a。
    其次，如圖1F所示般，以硬遮罩14a及閘極電極13a作為遮罩，進行RIE等的異方性蝕刻，藉此對半導體基板11選擇性蝕刻露出之high-k膜12，使半導體基板11露出。藉此，形成閘極區域的high-k膜12a。
    之後，在組合低加速離子注入及高溫短時間退火等的工程，可形成包含淺的雜質擴散層的源極‧汲極，更加形成配線而形成具有high-k閘極絕緣膜的MIS型FET。
    並且，取代異方性蝕刻，利用濕蝕刻等的等方性蝕刻，除去未被形成閘極電極13a的區域的high-k膜12也可取得同等的效果。將藉由如此的方法所形成者的典型的剖面圖顯示於圖1G。
    另一方面，在製造實際的LSI時，通常會因應電路的要求，在同一晶片內組合複數不同規格的FET使用。此情況，有時FET的閘極絕緣膜也會配合絕緣膜耐壓或洩漏電流等的規格來使用複數不同的膜厚者。以下根據圖2A~2F來說明第2以往技術之半導體裝置的製造方法。此方法是使用high-k來形成多種膜厚的閘極絕緣膜之方法。
    最初，如圖2A所示般，在Si基板等的半導體基板21形成元件分離區域22，阱23，且藉由使半導體基板21的表面熱氧化來形成SiO2膜24。
    其次，如圖2B所示般，利用光微影蝕刻法等來形成阻劑圖案25。
    其次，如圖2C所示般，利用稀氫氟酸等來除去未被形成阻劑圖案25的區域的SiO2膜24。
    其次，如圖2D所示般，利用灰化或H2SO4與H2O2的混合液等來除去阻劑圖案25。如此一來形成：形成有SiO2膜24的區域a1及未形成有SiO2膜24的區域a2。
    其次，如圖2E所示般，在半導體基板21的表面藉由熱氧化來形成SiO2膜。藉此，在形成有SiO2膜24的區域a1中是形成有包含SiO2膜24之膜厚厚的SiO2膜26a，在未形成有SiO2膜24的區域a2中是形成有藉由熱氧化所形成之膜厚薄的SiO2膜26b。
    其次，如圖2F所示般，形成high-k膜27。藉此，在區域a1中是形成有層疊厚的SiO2膜26a及high-k膜27的絕緣膜，在區域a2中是形成有層疊薄的SiO2膜26b及high-k膜27的絕緣膜。
    之後，使用與第1以往例同樣的方法來形成閘極電極，源極‧汲極等，藉此製作MIS型FET。
    在上述中是說明有關具有2種類的不同的絕緣膜厚之MIS型FET的製造方法，但亦可同樣地將追加的光微影蝕刻及濕蝕刻、氧化進行所望的次數，藉此製造具有比2種類還多的不同的絕緣膜厚之MIS型FET。
    〔專利文獻1〕日本特開2004-71973號公報
    〔專利文獻2〕日本特開2002-33477號公報
    可是，若根據第1以往技術之半導體裝置的製造方法，則在圖1F所示的RIE等的蝕刻工程中，即使在注意與半導體基板的選擇性時也大致的情況其選擇比不夠充分，在Si基板等的半導體基板11中發生過蝕刻16a。並且，藉由具有朝對於半導體基板11的基板面垂直的方向之運動能量的離子來進行蝕刻，因此在半導體基板11被蝕刻的部分容易發生損傷16b。該等皆是有損被形成之半導體裝置的性能。
    又，若根據第2以往技術之半導體裝置的製造方法，則如圖2C所示般，在SiO2膜24的表面形成阻劑圖案25，藉由RIE等來除去未被形成阻劑圖案25的區域的SiO2膜24。因此，含於阻劑圖案或蝕刻氣體的C(碳)等會在半導體基板21或SiO2膜24的表面附著擴散，成為在半導體基板21與閘極絕緣膜的界面形成有界面準位的主要因素，或閘極絕緣膜的絕緣破壞耐壓降低的主要因素。
    因此，期望一種不對基板造成損傷來完全除去介電質膜，藉此可形成閘極絕緣膜之半導體裝置的製造方法，且可一面清淨地保持矽基板等的半導體基板的表面，一面在基板上形成不同的膜厚的介電質膜之半導體裝置的製造方法。
    本發明之一實施形態的半導體裝置的製造方法，係具有：在半導體基板上形成介電質膜之工程；熱處理前述介電質膜之工程；在前述介電質膜上的一部分形成電極之工程；對未被形成前述電極的前述介電質膜照射離子化後的氣體團簇之工程；及前述照射工程之後，藉由濕蝕刻來除去被照射前述離子化後的氣體團簇的區域的前述介電質膜之工程。
    又，本發明的其他實施形態的半導體裝置的製造方法係含：在半導體基板上形成介電質膜之工程；在前述介電質膜上形成阻劑圖案之工程；對未被形成前述阻劑圖案的前述介電質膜照射離子化後的氣體團簇之工程；及藉由濕蝕刻來除去前述介電質膜之中，被照射前述離子化後的氣體團簇的區域的膜厚方向的一部分之工程，前述介電質膜係成為閘極絕緣膜，形成前述介電質膜的膜厚不同的2個區域。
    又，本發明的其他實施形態的半導體裝置的製造方法係含：在半導體基板上形成第1介電質膜之工程；在前述第1介電質膜上形成藉由比構成前述第1介電質膜的材料的比介電常數更高比介電常數的材料所構成的第2介電質膜之工程；在前述第2介電質膜上形成阻劑圖案之工程；對未被形成前述阻劑圖案的前述第2介電質膜照射離子化後的氣體團簇之工程；及藉由濕蝕刻來除去前述第2介電質膜之中，被照射前述離子化後的氣體團簇的區域的膜厚方向的一部分之工程，閘極絕緣膜係藉由前述第1介電質膜及前述第2介電質膜所形成，前述閘極絕緣膜係於被照射前述離子化後的氣體團簇的區域及未被照射的區域中膜厚為不同。
    若根據本發明，則可提供一種使用High-k膜作為閘極絕緣膜等時，可不對基板造成損傷來完全除去之半導體裝置的製造方法，及在基板上形成不同的膜厚的High-k膜時，儘可能地使污染物的混入低減之半導體裝置的製造方法。
    以下參照圖面來說明用以實施本發明的形態。 〔第1實施形態〕
    根據圖3A~3G來說明第1實施形態。本實施形態是形成high-k膜作為閘極絕緣膜的半導體裝置的製造方法。
    最初，如圖3A所示般，在Si基板等的半導體基板101上形成high-k膜102。
    構成在成所形成的high-k膜102的材料，可舉HfO2(氧化鉿)，ZrO2(氧化鋯)，Al2O3(氧化鋁)，Ta2O5(五氧化鉭)，TiO2(氧化鈦)，稀土族氧化物等及該等的混合，及該等中添加Si者，且將該等氮化處理者等。high-k膜的形成方法是CVD或ALD為合適，但亦可依添加的物質的種類來併用PVD，或併用電漿氮化等。high-k膜102的膜厚是被使用於現在最先端的Logic LSI者，典型的是低於2nm的程度。在形成high-k膜102後，最好是進行500℃~800℃，數分~數十分，或900℃~1100℃，數秒以內的熱處理。進行熱處理的環境是Ar，N2等的惰性氣體或該等中添加數%以下的微量的氧的環境為合適。此熱處理具有使high-k膜緻密化，提高介電常數的效果，及如後述般，放慢稀氫氟酸之蝕刻速率的效果。
    其次，如圖3B所示般，在high-k膜102上形成電極膜103。電極膜103是以多結晶矽等為代表。在多結晶矽中，為了使電阻降低，作為電極賦予適當的功函數，而添加As(砷)，P(磷)等的n型的導電性雜質，或B(硼)等的p型的導電性雜質之後，進行熱處理，使電性地活性化。此雜質添加及活性化的處理，亦可在閘極電極的圖案化前進行，或在閘極圖案化後除去遮罩之後進行。並且，閘極電極亦可使用在下層堆積具有所望的功函數的金屬且適當地在多結晶矽中添加導電性雜質的膜，或層疊含W的膜等之用以使電極的薄膜電阻降低的膜者。但，該等的膜在之後以稀氫氟酸來除去high-k膜102的一部分的工程時，稀氫氟酸之蝕刻速率必須充分地慢。
    其次，如圖3C所示般，在電極膜103上形成SiO2膜作為硬遮罩層104，且在硬遮罩層104上形成阻劑圖案105。硬遮罩層是以SiO2為主成分者等為代表，但可依電極膜103的材質來適當地選擇以SiN作為主成分者等。並且，阻劑圖案105是在硬遮罩層104上塗佈光阻劑，進行預烘烤，曝光裝置的曝光，顯像，藉此在硬遮罩層104上，於形成有後述的硬遮罩104a的區域形成阻劑圖案105。
    其次，如圖3D所示般，以阻劑圖案105作為遮罩來異方性蝕刻硬遮罩層104，之後，藉由灰化等來除去阻劑圖案105。藉此形成硬遮罩104a。
    其次，如圖3E所示般，以硬遮罩104a作為遮罩，藉由異方性蝕刻來除去露出的電極膜103，藉此形成閘極電極103a。此時，形成電極膜103的材料之多結晶矽、金屬等是利用含HBr，Cl2，SF6，NF3等的氣體，藉由RIE等來異方性蝕，藉此良好地蝕刻為人所知。另一方面，一般不併用該等的氣體系的基板加熱的蝕刻，對於high-k膜102的蝕刻速率非常慢為人所知。因此，high-k膜102是如圖所示般殘存。
    其次，如圖3F所示般，照射離子化後的氣體團簇(Gas Cluster)106，藉此未被形成閘極電極103a的區域的high-k膜102會變質，形成變質膜102b。此變質膜102b是如後述般對於含氫氟酸的液具有高的蝕刻速率。另外，有關離子化後的氣體團簇的照射裝置會在往後敘述。被使用在離子化後的氣體團簇的元素可舉氬，氧，氮等。
    其次，如圖3G所示般，利用含氫氟酸的液，來除去變質膜102b。藉此，可只在形成閘極電極103a的區域形成閘極區域的high-k膜102a。
    之後，以硬遮罩104a及閘極電極103a作為遮罩來對半導體基板101進行離子注入，藉此對閘極電極103a自我整合地形成源極/汲極電極，以周知的方法來形成層間絕緣膜及配線。藉此，可形成具有high-k膜的MOS型FET(未圖示)。
    若根據本實施形態的半導體裝置的製造方法，則可不對半導體基板101造成損傷，以表面露出的區域的high-k膜102作為變質膜102b，藉由濕蝕刻來完全地除去。藉此，可製造之後形成的源極/汲極的接合洩漏電流少，高品質的MOS型FET。 (high-k膜的特性)
    其次，說明有關在本實施形態中形成的high-k膜的蝕刻特性。在此所使用的high-k膜的材料是氧化鋁，利用CVD法來進行成膜。另外，樣本A是在將high-k膜成膜20nm之後進行850℃，300秒的熱處理後的狀態者。樣本B是在進行與樣本A同樣的熱處理之後，更照射團簇離子者。
    圖4是表示在純水：氫氟酸=1：100的溶液中進行濕蝕刻時的high-k膜厚的時間依存性。樣本A是因為high-k膜藉由熱處理而結晶化，所以幾乎未藉由稀氫氟酸而被蝕刻。另一方面，樣本B是藉由稀氫氟酸而被蝕刻high-k膜的表面的1~2nm程度，但之後是幾乎未被蝕刻。
    如此，藉由離子化後的氣體團簇的照射，被照射的膜的表面的狀態會變質。因此，如說明本實施形態的圖3F所示般，被照射離子化後的氣體團簇的區域的high-k膜是其表面的1~2nm會變質，可推測利用稀氫氟酸的蝕刻變容易。
    另外，有關本實施形態之變質的深度是可藉由調節離子化後的氣體團簇的條件來調整。
    並且，有關上述high-k膜的特性是針對Al2O3來表示，但有關HfO2，ZrO2，Ta2O5，TiO2也有同樣的傾向。
    而且，在本實施形態中，作為離子化後的氣體團簇是使用氧的離子化後的氣體團簇，但使用氮及氬等的離子化後的氣體團簇時也可取得同樣的效果。
    另外，作為在膜中導入元素之類似的方法是以離子注入法為代表性。但，將原子或分子所被離子化的離子注入膜的方法是非常難以只改質薄的high-k膜，會穿過high-k膜，對基板亦造成影響。
    並且，為了將膜改質，須要以1×1021~1×1022cm-3程度的密度注入原子，但另一方面，若被注入與膜連接的Si基板的原子超過1×1018cm-3，則氧化Si基板本身等的弊害會顯現出來。在離子注入方面，要取得符合改質膜，不氧化Si基板的雙方條件那樣的分布(profile)是非常困難的。並且，像本發明那樣，將結晶化後的膜設為注入的對象時，對於結晶的特定的方位，一定數的離子不受散亂地透過之所謂穿隧的現象會產生，因此離子到達膜的較深位置的機率會變高。
    另一方面，就氣體團簇注入而言，因為離子注入與雜質導入的原理不同，所以可取得符合如此的條件之分布。一旦具有數1000個程度的原子數的氣體團簇衝突於注入的對象物，則會在瞬間起衝突的附近形成高溫高壓區域。因此，對象物會瞬間溶融，所欲注入溶融後的部分的原子會浸透。雜質深度事以此溶融的深度來決定，雜質的分布是形成非常地陡峭。並且，在氣體團簇的衝突過程中，因為在被照射的表面附近產生多體衝突，所以不會發生上述的穿隧。而且，藉由上述的溶融，亦具有對象膜的結晶構造崩潰的效果，不會發生穿隧。並且，團簇的平均的值是如上述般可形成數1000個以上，每1個原子的能量，相較於離子注入時可非常低。有關該等的效果是被記述於「團簇離子束基礎與應用」山田公編著，日刊工業新聞社，ISBN4-526-05765-7，p.146-147等。 (氣體團簇照射裝置)
    其次，說明有關使用在離子化後的氣體團簇的照射之氣體團簇照射裝置。
    在圖5顯示本實施形態所使用的團簇離子照射裝置。此團簇離子照射裝置是具有：生成氣體團簇的噴嘴部51，離子化電極52，加速電極53，團簇選別部54。
    在噴嘴部51是藉由被壓縮的氣體來生成氣體團簇。具體而言，在高壓狀態下被供給至噴嘴部51的氣體會由噴嘴部51來噴出，藉此生成氣體團簇。此時所被使用的氣體是氧等的氣體，在常溫下顯示氣體狀態者為理想。
    在離子化電極52是使被生成的氣體團簇離子化。藉此，被生成的氣體團簇會被離子化。
    其次，離子化後的氣體團簇會藉由加速電極53而被加速。此時，氣體團簇是以和構成氣體團簇的原子數的平方根亦即質量的平方根成反比例的速度來加速。並且，以和被離子化的價數的平方根成比例的速度來加速。
    其次，在團簇選別部54中，氣體團簇會按照被離子化的價數或質量來選別。具體而言，團簇選別部54是藉由施加電場或磁場來除去不成團簇的的單體離子等。
    之後，將由氣體團簇照射裝置所供給之離子化後的氣體團簇55照射至介電質膜等。 〔第2實施形態〕
    其次，根據圖6A~6E來說明有關第2實施形態。本實施形態是有關在由Si基板等所構成的半導體基板上形成介電質膜的膜厚(high-k膜的膜厚)不同的區域之構造的半導體裝置的形成方法。
    最初，如圖6A所示般，在由Si基板所構成的半導體基板201形成元件分離202，阱203，在半導體基板201的表面形成最好以1nm以下的SiO2為主成分的界面層204。作為界面層204的形成方法可舉：H2SO4與H2O2的混合液，或NH4OH與H2O2的混合液，或使O3溶存的液等的藥液處理，利用含氧的自由基等的氧化處理，在含氧等的氧化種的氣體中的熱氧化等。而且，在界面層204上形成high-k膜205。作為high-k膜205的材料可舉：HfO2，ZrO2，Al2O3，Ta2O5，TiO2或稀土族氧化物，及該等的混合，以及在該等中添加Si者，甚至將該等氮化處理者等。high-k膜205的膜厚是考慮之後的蝕刻工程中所被除去的份量來設定成符合厚的部分與薄的部分的膜厚要求。作為high-k膜205的成膜方法是CVD或ALD為合適，但依添加的物質的種類，亦可併用PVD或電漿氮化等。
    其次，如圖6B所示般，在high-k膜205被厚厚地留下的區域上形成阻劑圖案206。
    其次，如圖6C所示般，照射離子化後的氣體團簇207。此離子化後的氣體團簇207是與第1實施形態中說明之離子化後的氣體團簇同樣，使被照射離子化後的氣體團簇的區域的表面的狀態變質。藉此，在未被形成阻劑圖案206的區域的膜厚方向的一部分形成有變質層205a。
    其次，如圖6D所示般，藉由H2SO4與H2O2的混合液或灰化來除去阻劑圖案206。
    其次，如圖6E所示般，藉由稀氫氟酸來進行濕蝕刻。未被照射離子化後的氣體團簇的區域是對應於圖4的樣本A，幾乎無被蝕刻的情形。相對的，被照射離子化後的氣體團簇的區域是對應於圖4的樣本B，表面的1~2nm會被蝕刻，但之後幾乎未被蝕刻。如此一來，變質層205a會被除去。藉此，可形成：形成有未被蝕刻等除去之膜厚厚的high-k膜205b的區域b1，及形成有變質層205a會被除去之膜厚薄的high-k膜205c的區域b2。
    若根據本實施形態的製造方法，則不會有在半導體基板201的表面露出的狀態下阻劑被形成於Si基板之半導體基板201的表面的情形等。亦即，在接著進行的閘極絕緣膜的形成工程中，無來自阻劑圖案206的C(碳)等的附著或擴散。因此，可排除在Si基板之半導體基板201與閘極絕緣膜的界面形成有界面準位的主要因素，及閘極絕緣膜的絕緣破壞耐壓降低的主要因素，可製造品質高的MOS型FET。
    並且，就以往技術的製造方法而言，為了抑制洩漏電流，而使用high-k膜，但為了賦予膜厚差，而使用SiO2。因此，一部分會成為厚的SiO2膜與high-k膜層疊的構造，相較於將全部形成high-k時，洩漏電流的低減效果小。但，就本實施形態的製造方法而言，為了抑制洩漏電流，而使用high-k膜，所以絕緣膜層疊構造之high-k的膜厚的比率會變更大。因此，洩漏電流的低減效果大，可製造洩漏電流少的高品質的MOS型FET。
    以上，說明有關本發明的實施的形態，但上述內容並非是在於限定發明的內容者。
    本國際申請案是根據2011年10月4日申請的日本特許出願第2011-220257號主張優先權，且將日本特許出願第2011-220257號的全內容援用於本國際申請案。
    11‧‧‧半導體基板
    12‧‧‧high-k膜
    12a‧‧‧閘極區域的high-k膜
    13‧‧‧電極膜
    13a‧‧‧閘極電極
    14‧‧‧硬遮罩層
    14a‧‧‧硬遮罩
    15‧‧‧阻劑圖案
    21‧‧‧半導體基板
    22‧‧‧元件分離區域
    23‧‧‧阱
    24‧‧‧SiO2膜
    25‧‧‧阻劑圖案
    26‧‧‧SiO2膜
    27‧‧‧high-k膜
    51‧‧‧噴嘴部
    52‧‧‧離子化電極
    53‧‧‧加速電極
    54‧‧‧團簇選別部
    55‧‧‧氣體團簇
    101‧‧‧半導體基板
    102‧‧‧high-k膜
    102a‧‧‧閘極區域的high-k膜
    102b‧‧‧變質層
    103‧‧‧電極膜
    103a‧‧‧閘極電極
    104‧‧‧硬遮罩層
    104a‧‧‧硬遮罩
    105‧‧‧阻劑圖案
    201‧‧‧半導體基板
    202‧‧‧元件分離區域
    203‧‧‧阱
    204‧‧‧界面層
    205‧‧‧high-k膜
    205a‧‧‧變質層
    205b‧‧‧厚的high-k膜
    205c‧‧‧薄的high-k膜
    206‧‧‧阻劑圖案
    207‧‧‧氣體團簇
    b1‧‧‧形成有厚的high-k膜的區域
    b2‧‧‧形成有薄的high-k膜的區域
    圖1A是第1以往技術之半導體裝置的製造方法的第1工程剖面圖。
    圖1B是第1以往技術之半導體裝置的製造方法的第2工程剖面圖。
    圖1C是第1以往技術之半導體裝置的製造方法的第3工程剖面圖。
    圖1D是第1以往技術之半導體裝置的製造方法的第4工程剖面圖。
    圖1E是第1以往技術之半導體裝置的製造方法的第5工程剖面圖。
    圖1F是第1以往技術之半導體裝置的製造方法的第6工程剖面圖。
    圖1G是第1以往技術之半導體裝置的其他製造方法的說明圖。
    圖2A是第2以往技術之半導體裝置的製造方法的第1工程剖面圖。
    圖2B是第2以往技術之半導體裝置的製造方法的第2工程剖面圖。
    圖2C是第2以往技術之半導體裝置的製造方法的第3工程剖面圖。
    圖2D是第2以往技術之半導體裝置的製造方法的第4工程剖面圖。
    圖2E是第2以往技術之半導體裝置的製造方法的第5工程剖面圖。
    圖2F是第2以往技術之半導體裝置的製造方法的第6工程剖面圖。
    圖3A是第1實施形態之半導體裝置的製造方法的第1工程剖面圖。
    圖3B是第1實施形態之半導體裝置的製造方法的第2工程剖面圖。
    圖3C是第1實施形態之半導體裝置的製造方法的第3工程剖面圖。
    圖3D是第1實施形態之半導體裝置的製造方法的第4工程剖面圖。
    圖3E是第1實施形態之半導體裝置的製造方法的第5工程剖面圖。
    圖3F是第1實施形態之半導體裝置的製造方法的第6工程剖面圖。
    圖3G是第1實施形態之半導體裝置的製造方法的第7工程剖面圖。
    圖4是氣體團簇照射有無之high-k膜的特性圖。
    圖5是氣體團簇照射裝置的構成圖。
    圖6A是第2實施形態之半導體裝置的製造方法的第1工程剖面圖。
    圖6B是第2實施形態之半導體裝置的製造方法的第2工程剖面圖。
    圖6C是第2實施形態之半導體裝置的製造方法的第3工程剖面圖。
    圖6D是第2實施形態之半導體裝置的製造方法的第4工程剖面圖。
    圖6E是第2實施形態之半導體裝置的製造方法的第5工程剖面圖。
    101‧‧‧半導體基板
    102‧‧‧high-k膜
    102a‧‧‧閘極區域的high-k膜
    102b‧‧‧變質層
    103‧‧‧電極膜
    103a‧‧‧閘極電極
    104‧‧‧硬遮罩層
    104a‧‧‧硬遮罩
    105‧‧‧阻劑圖案
    106‧‧‧氣體團簇(Gas Cluster)
    权利要求:
    Claims (13)
    [1] 一種半導體裝置的製造方法，係具有：在半導體基板上形成介電質膜之工程；熱處理前述介電質膜之工程；在前述介電質膜上的一部分形成電極之工程；對未被形成前述電極的前述介電質膜照射離子化後的氣體團簇之工程；及前述照射工程之後，藉由濕蝕刻來除去被照射前述離子化後的氣體團簇的區域的前述介電質膜之工程。
    [2] 如申請專利範圍第1項之半導體裝置的製造方法，其中，構成前述介電質膜的材料係含HfO2，ZrO2，Al2O3，Ta2O5，TiO2的任一的材料。
    [3] 如申請專利範圍第1項之半導體裝置的製造方法，其中，形成前述電極的工程係含：在前述介電質膜上形成電極膜，在前述電極膜上形成由氧化膜或氮化膜所構成的化合物膜，在前述化合物膜上形成阻劑圖案，以前述阻劑圖案作為遮罩，除去未被形成前述阻劑圖案的區域的化合物膜，藉此形成化合物遮罩，除去未被形成前述化合物遮罩的區域的前述電極膜之工程。
    [4] 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述介電質膜的膜厚為2nm以下。
    [5] 一種半導體裝置的製造方法，係含：在半導體基板上形成介電質膜之工程；在前述介電質膜上形成阻劑圖案之工程；對未被形成前述阻劑圖案的前述介電質膜照射離子化後的氣體團簇之工程；及藉由濕蝕刻來除去前述介電質膜之中，被照射前述離子化後的氣體團簇的區域的膜厚方向的一部分之工程，前述介電質膜係成為閘極絕緣膜，形成前述介電質膜的膜厚不同的2個區域。
    [6] 一種半導體裝置的製造方法，係含：在半導體基板上形成第1介電質膜之工程；在前述第1介電質膜上形成藉由比構成前述第1介電質膜的材料的比介電常數更高比介電常數的材料所構成的第2介電質膜之工程；在前述第2介電質膜上形成阻劑圖案之工程；對未被形成前述阻劑圖案的前述第2介電質膜照射離子化後的氣體團簇之工程；及藉由濕蝕刻來除去前述第2介電質膜之中，被照射前述離子化後的氣體團簇的區域的膜厚方向的一部分之工程，閘極絕緣膜係藉由前述第1介電質膜及前述第2介電質膜所形成，前述閘極絕緣膜係於被照射前述離子化後的氣體團簇的區域及未被照射的區域中膜厚為不同。
    [7] 如申請專利範圍第6項之半導體裝置的製造方法，其中，構成前述介電質膜或前述第2介電質膜的材料係含HfO2，ZrO2，Al2O3，Ta2O5，TiO2的任一的材料。
    [8] 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述濕蝕刻為利用稀氫氟酸的蝕刻。
    [9] 如申請專利範圍第5項之半導體裝置的製造方法，其中，前述濕蝕刻為利用稀氫氟酸的蝕刻。
    [10] 如申請專利範圍第6項之半導體裝置的製造方法，其中，前述濕蝕刻為利用稀氫氟酸的蝕刻。
    [11] 如申請專利範圍第1項之半導體裝置的製造方法，其中，構成前述氣體團簇的原子數的平均為1000以上。
    [12] 如申請專利範圍第5項之半導體裝置的製造方法，其中，構成前述氣體團簇的原子數的平均為1000以上。
    [13] 如申請專利範圍第6項之半導體裝置的製造方法，其中，構成前述氣體團簇的原子數的平均為1000以上。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI294665B|2008-03-11|Forming integrated circuits with replacement metal gate electrodes
    TW486786B|2002-05-11|Semiconductor device and process of producing the same
    US9595443B2|2017-03-14|Metal gate structure of a semiconductor device
    JP2007243003A|2007-09-20|半導体装置の製造方法
    JP5090173B2|2012-12-05|高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
    EP1573792A2|2005-09-14|Pre-etch implantation damage for the removal of thin film layers
    US9136181B2|2015-09-15|Method for manufacturing semiconductor device
    US8222100B2|2012-07-17|CMOS circuit with low-k spacer and stress liner
    TW201017776A|2010-05-01|Method for making a semiconductor device
    JP2008042059A|2008-02-21|半導体装置及びその製造方法
    KR100596487B1|2006-07-04|반도체 장치 및 그 제조 방법
    US9934975B2|2018-04-03|N-type MOSFET and method for manufacturing the same
    TW201108357A|2011-03-01|Semiconductor device and manufacturing method therefor
    JP2007036116A|2007-02-08|半導体装置の製造方法
    TWI528455B|2016-04-01|Semiconductor device manufacturing method
    US10056261B2|2018-08-21|P type MOSFET
    CN101055851A|2007-10-17|互补金属氧化物半导体及其形成方法
    JP2002016013A|2002-01-18|炭化珪素半導体装置の製造方法
    JP2010129926A|2010-06-10|半導体装置及び半導体装置の製造方法
    JP2006237425A|2006-09-07|半導体装置の製造方法
    US7413996B2|2008-08-19|High k gate insulator removal
    TWI462176B|2014-11-21|Manufacturing method of semiconductor device
    JP2010040710A|2010-02-18|半導体装置及びその製造方法
    JP2004014918A|2004-01-15|Ｍｉｓ型半導体装置の製造方法
    JP2012033694A|2012-02-16|半導体装置の製造方法、及び、半導体装置
    同族专利:
    公开号 | 公开日
    US20160181109A1|2016-06-23|
    JP5801676B2|2015-10-28|
    TWI528455B|2016-04-01|
    KR101708206B1|2017-02-20|
    JP2013080834A|2013-05-02|
    KR20140068149A|2014-06-05|
    WO2013051362A1|2013-04-11|
    US20140242789A1|2014-08-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5789295A|1995-11-17|1998-08-04|Advanced Micro Devices, Inc.|Method of eliminating or reducing poly1 oxidation at stacked gate edge in flash EPROM process|
    JP2002033477A|2000-07-13|2002-01-31|Nec Corp|半導体装置およびその製造方法|
    JP3756456B2|2002-03-07|2006-03-15|富士通株式会社|半導体装置の製造方法|
    JP4150548B2|2002-08-08|2008-09-17|富士通株式会社|半導体装置の製造方法|
    JP4084207B2|2003-02-14|2008-04-30|東京エレクトロン株式会社|基板処理方法|
    JP4082280B2|2003-05-30|2008-04-30|セイコーエプソン株式会社|半導体装置およびその製造方法|
    US7071122B2|2003-12-10|2006-07-04|International Business Machines Corporation|Field effect transistor with etched-back gate dielectric|
    US20060068603A1|2004-09-30|2006-03-30|Tokyo Electron Limited|A method for forming a thin complete high-permittivity dielectric layer|
    JP4791034B2|2004-12-28|2011-10-12|東京エレクトロン株式会社|半導体装置の製造方法|
    JP2008306051A|2007-06-08|2008-12-18|Rohm Co Ltd|半導体装置およびその製造方法|
    US7749849B2|2007-12-18|2010-07-06|Micron Technology, Inc.|Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom|
    US8252649B2|2008-12-22|2012-08-28|Infineon Technologies Ag|Methods of fabricating semiconductor devices and structures thereof|
    JP5373853B2|2011-05-30|2013-12-18|東京エレクトロン株式会社|半導体装置の製造方法|
    JP2013012546A|2011-06-28|2013-01-17|Toshiba Corp|不揮発性記憶装置の製造方法|US20170084680A1|2015-09-17|2017-03-23|Intermolecular, Inc.|Methods for Forming High-K Dielectric Materials with Tunable Properties|
    CN110634735A|2019-09-26|2019-12-31|上海华力集成电路制造有限公司|双重栅极氧化层生长方法及半导体器件的制造方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011220257A|JP5801676B2|2011-10-04|2011-10-04|半導体装置の製造方法|
    [返回顶部]